设为首页 - 加入收藏
广告 1000x90
您的当前位置:144177黄大仙有求必应 > 静态存储器 > 正文

基于magnum II测试系统的MRAM VDMR8M32测试技术研究

来源:未知 编辑:admin 时间:2019-05-28

  是珠海欧比特公司自主研发的一种高速、大容量的TTL同步静态存储器(MRAM),可利用其对大容量数据进行高速存取。本文首先介绍了该芯片的结构和原理,其次详细阐述了基于magnumII测试系统的测试技术研究,提出了采用magnumII测试系统的APG及其他模块实现对MRAM进行电性测试及功能测试。其中功能测试包括全空间读写数据0测试,全空间读写数据1,以棋盘格方式进行全空间读写测试。另外,针对MRAM的关键时序参数,如TAVQV(地址有效到数据有效的时间)、TELQV(片选使能到数据有效的时间)、TGLQV(输出使能到输出数据有效的时间)等,使用测试系统为器件施加适当的控制激励,完成MRAM的时序配合,从而达到器件性能的测试要求。

  MRAM静态随机存取存储器是一种具有静止存取功能的内存,不需要刷新电路技能保存它内部存储的数据。它的主要优点是速度快,不必配备刷新电路,可提高整体的工作效率。集成度低,功耗大,相同容量的体积较大,而且价格较高。但在串行低速数据到并行高速数据转换的过程中,存储器起的是数据缓冲作用。为了的到更高的传输速度和更大的传输容量,需要更高的速度和更大容量的存储器。VDMR8M32是珠海欧比特公司研制出的一种高速、大容量的TTL同步静态存储器,其容量为256k×32bit,同时具有设计简单,应用灵活等特点。

  VDMR8M32是一款高集成度的静态随机存取存储器,其总含有8Mbits。由于此芯片里面包含2个片选,具体的原理框图见图1。这种结构不但大大的扩充了存储器的容量和数据位宽,而且还可以在应用时大量节省了PCB板的使用空间。从图1可以看出,每个片选控制了32位的数据总线中的Block的结构框图,它主要由控制逻辑、存储整列等组成。

  VDMR8M32芯片采用的是SOP封装工艺,整块芯片表面镀金,这样可以大幅度增强了芯片的抗干扰和抗辐射的能力,有利于该芯片能应用于航空航天等恶劣的环境。

  VCC:+3.3V电源输入端。滤波的旁路电容应尽可能靠近电源引脚,并直接连接到地;

  #W:此端为低时写入,为高时写无效,数据有效发生在相应地址有效之后的两个周期;

  在本案例中,我们选用了Teradyne公司的magnumII测试系统对VDMR8M32进行全面的性能和功能评价。该器件的测试思路为典型的数字电路测试方法,即存储阵列的读写功能测试及各项电特性参数测试。

  MagnumII测试系统是上海Teradyne公司生产的存储器自动测试机,它由主机和测试底架组成,每个测试底架包含5个网站装配板(SiteAssemblyBoard),每个装配板有128组测试通道,可用来连接DUT(DeviceUnderTest)的管脚,5个装配板之间完全相互独立,故可以联合多个装配板测试管脚数更多的产品。除了与主机通信的装配板外,测试底架还包括系统电源供给、电源监控板、冷却风扇、以太网集线器和测试板锁定装置。使用MagnumII测试系统时,通过主机编程的方式配置各装配板,再由各装配板对DUT进行一系列向量测试,最终在主机的UI界面打印出测试结果。

  MagnumII测试系统有着强大的算法模块APG(AlgorithmicPatternGenerator),可生成各种检验程序,即测试pattern,如棋盘格测试程序,反棋盘格测试程序,全空间全1测试,全空间全0测试,读写累加数测试,读写随机数测试,对角线测试等,采用这些测试向量可以对器件进行较为全面的功能检测。

  按照magnumII测试系统的测试通道配置规则,绘制VDMR8M32的测试转接板,要对器件速率、工作电流、抗干扰等相关因素进行综合考量。

  考虑到使用该模块为器件提供需要施加激励信号的特殊性,我们采用了magnumII系统的特殊编程语言和C++编程语言,在VC++环境中调试测试程序,来完成相应的控制操作。具体实施步骤如下:

  C、编辑pattern使用的是magnumII测试系统的特殊编程语言,运用APG中各模块的功能编辑所需要的算法指令,编译生成objectcode。

  针对MRAM等存储单元阵列的各类故障模型,如阵列中一个或多个单元的一位或多位固定为0或固定为1故障(Stuckat0or1fault)、阵列中一个或多个单元固定开路故障(Stuckopenfault)、状态转换故障(Transitionfault)、数据保持故障(Datamaintainingfault)、状态耦合故障(Couplingfault)等,有相应的多种算法用于对各种故障类型加以测试,本文采用,全0、全1,棋盘格、反棋盘格,累加,随机数的测试算法。

  APG即为AlgorithmicPatternGenerator(算法模式生成器)模块的简称,它实则为一台电脑,用特殊的编程语言和编译器生成目标代码供测试系统使用,APG主要由两个地址生成器(XALU和YALU)、一个数据生成器(DataGenerator)、一个时钟选择信号生成器(ChipSelect)组成。

  一组地址生成器最多可编辑24位地址长度,结合两个地址生成器可产生一系列的地址算法,如单个地址的递增(increment)、递减(decrement)、输出全为1(all1s)、输出全为0(zeros)等操作,两个地址的关联操作有相加(add)、相减(subtract)、或运算(or)、与运算(and)、异或(xor)运算等,运用这些地址算法可以非常灵活地寻址到器件的任一一个存储单元,以满足各种测试需求。

  数据生成器最多可编辑36位数据长度,其功能除了有相加(add)、相减(subtract)、或运算(or)、与运算(and)、异或(xor)运算等以外,还可以与地址生成的背景函数(bckfen)配合使用,以生成需要的数据,如当地址为奇数是生成0x55的数据,当地址为偶数时生成0xaa的数据等等。

  时钟信号生成器最多可编辑18个片选通道,并且可产生4种不同的波形,即脉冲有效,脉冲无效,电平有效,电平无效。

  除以上四个模块外,APG还包括管脚定义模块(pinfunc),计数器(count),APG控制器(mar)等,使用magnumII特殊的编程语言并运用这些模块的功能编辑出所需要的算法指令,便可以对器件进行功能测试。

  针对MRAM类存储器件,其电性测试内容主要有管脚连通性测试(continuity)、管脚漏电流测试(leakage),电源管脚静态电流测试(isb)、电源管脚动态电流测试(IDDR/IDDW)、输出高/低电平测试(voh/vol),时序参数测试(TAVQV、TGLQV、TELQV)。

  PMU即为ParametricMeasurementUnit,可以将其想像为一个电压表,它可以连接到任一个器件管脚上,并通过force电流去测量电压或force电压去测量电流来完成参数测量工作。当PMU设置为force电流模式时,在电流上升或下降时,一旦达到系统规定的值,PMUBuffer就开始工作,即可输出通过force电流测得的电压值。同理,当PMU设置为force电压模式时,PMUBuffer会驱动一个电平,这时便可测得相应的电流值。MRAM器件的管脚连通性测试(continuity)、漏电流测试(leakage)、voh/vol测试均采用这样的方法进行。

  VDMR8M32的静态电流测试不需要测试pattern,而动态电流测试需要测试pattern,使用的电流抓取函数分别是test_supply()和ac_test_supply(),需要注意的是测试静态电流时器件的片选控制信号需置成vcc状态,测试动态电流时负载电流(ioh/iol)需设为0ma。

  对时序参数进行测试时,pattern测试是必不可少的。采用逐次逼近法进行,可以固定控制信号的时序,改变datastrobe的时序来捉取第一次数据输出的时间;也可以固定datastrobe的时序,改变控制信号的第一次有效沿的时间,与datastrobe的时序做差运算即可得到器件的最快反应时间。

本文链接:http://that-a-way.com/jingtaicunchuqi/117.html

相关推荐:

网友评论:

栏目分类

现金彩票 联系QQ:24498872301 邮箱:24498872301@qq.com

Copyright © 2002-2011 DEDECMS. 现金彩票 版权所有 Power by DedeCms

Top